Di lantai fab, drift 0.5°C semasa proses photoresist bake bukan “penyimpangan kecil.” Ia boleh merosakkan barisan pengeluaran. Wafer beratur untuk lithografi, dan ketidakstabilan terma memakan kapasiti pengeluaran setiap minit sementara peranti dibuang. Abaikanlah pengejaran suhu mentah. Apa yang penting ialah kawalan, kebolehulangan, dan memastikan risiko zarah sifar di dalam bilik bersih Kelas 1–100.
Kami membina proses bake dengan mengambil kira keseragaman tahap wafer, mensasarkan ±0.1°C di seluruh chuck supaya dimensi kritikal kekal stabil. Infrared gelombang pendek dengan pengagihan terma dipertingkatkan kuarza menawarkan kadar kenaikan suhu yang pantas tanpa titik panas. Profil soft bake dan hard bake dikunci dengan kawalan anggaran terma yang ketat, dan penghasilan zarah sifar memastikan hasil kekal baik pada nod maju. Platform ini direka untuk kebolehpercayaan 24/7—tanpa masa henti tidak dirancang—dan kestabilan output terbukti selepas lebih 5,000 jam operasi.
Dalam sel lithografi, ketepatan tersebut menghilangkan variasi yang menyebabkan penyimpangan lebar garis dan kecacatan scum. Kawalan bake yang lebih ketat memperbaiki lekatan photoresist dan memastikan profil konsisten, maka hasil lulus pusingan pertama meningkat dan kerja semula menurun. Penggunaan tenaga berkurang kerana jisim terma rendah dan tindak balas segera, serta jarak penyelenggaraan dipanjangkan kerana reka bentuk mengurangkan tekanan terma pada komponen.
Keputusannya ialah output yang boleh diramal, kurang panggilan kejuruteraan, dan jendela proses yang kekal stabil dari satu syif ke syif berikutnya.
Perkara penting semasa pemasangan: padankan antara muka ekzos, gas, dan kuasa dengan model trek atau coater tertentu. Profil terma mesti ditala mengikut susunan resist dan susunan substrat. Pemberesan singkat setelah lengkung bake dikunci, tetapi ingat—geometri ruang dan bahan chuck boleh mengubah offset setpoint. Jalankan kelayakan sekali, kemudian kunci resipi.